主要内容
设计工具:编辑器,仿真器,检查器,分析器,优化器和综合器
VHDL:主要结构,句法描述,源文件,数据类型,数据对象,语句和**特性
基本的VHDL建模技术:传输和时延,并发性,组合逻辑,时序逻辑,系统原语等等
将VHDL与设计流程结合:从算法层次的可执行规范,到门级或单元级的实现PLD,门阵列,FPGA(使用Xilinx工具)和标准单元(使用Synopsys)建模

1. Structured Design Conceptl
2. Design Tools
3. Basic Features of VHDL
4. Basic VHDL Modeling Techniques
5. Algorithmic Level Design
6. Register Level Design
7. Gate Level and ASIC Library Modeling
8. HDL-Based Design Techniques
9. ASCs and the ASIC Design Process
10. Modeling for Synthesis
11. Integration of VHDL into a Top-Down Design Methodology
12. Synthesis Algorithms for Design Automation
References
Index
About the Authors
About the CD

本书清晰、全面地阐述了当今硬件设计的主流方法——使用硬件描述语言进行综合,和当今主流的综合工具方面的*新知识。两位权威作者从结构化设计的介绍开始,深入讲述了VHDL语言及其关键结构,然后循序渐进地霁解建模过程,使用了不同抽象层次的各种例子,并阐述了用于提高仿���效率和综合工具兼容性的各种技巧。