本书是为本科生和研究生撰写的教材,主要讲述了VHDL的全部特征,也包含了有关数字系统设计的知识。全书共分为13章,内容包括电子设计自动化工具的使用、CMOS和可编程逻辑工艺,布尔代数和组合逻辑设计的基本原则,各种建模的技术,有限状态机的设计,以及三个重要的可测试性设计:扫描路径、内置自检和边界扫描等。*后介绍了VHDL-AMS和混合信号建模。
本书与前一版相比的不同之处是在相关章节中包含了写测试基准的小节,同时增加了有关VHDL-AMS和混合信号建模的一章。本书可用做大学电子、电气和计算机专业本科生、硕士生的教材,也可用做相关工程技术人员的参考书。

第1章 绪论
1.1 现代数字设计
1.2 CMOS技术
1.3 可编程逻辑
1.4 电气特性
习题
第2章 组合逻辑设计
2.1 布尔代数
2.2 逻辑门
2.3 组合逻辑设计
2.4 时序
2.5 数字编码
习题
第3章 使用VHDL门模型的组合逻辑
3.1 实体和构造体
3.2 标识符、空格键和注释
3.3 网络表
3.4 信号赋值
3.5 Generic语句
3.6 常开端口
3.7 测试程序
3.8 配置
习题
第4章 组合构建块
4.1 三态缓冲器
4.2 解码器
4.3 多路选择器
4.4 优先编码器
4.5 加法器
4.6 奇偶校验器
4.7 构建块的测试基准
习题
第5章 同步时序设计
5.1 同步时序系统
5.2 同步时序系统的模型
5.3 算法状态机
5.4 ASM图的综合
5.5 VHDL状态机
5.6 状态机的VHDL测试基准
习题
第6章 VHDL时序逻辑块模型
6.1 锁存器
6.2 触发器
6.3 JK触发器和T触发器
6.4 寄存器和移位寄存器
6.5 计数器
6.6 存储器
6.7 顺序乘法器
6.8 时序构建块的测试基准
习题
第7章 复杂时序系统
7.1 连接的状态机
7.2 数据通路/控制器划分
7.3 指令
7.4 一个简单的微处理器
7.5 一个简单微处理器的VHDL模型
习题
第8章 VHDL仿真
8.1 事件驱动的仿真
8.2 VHDL模型仿真
8.3 模拟仿真问题
8.4 文件操作
习题
第9章 VHDL综合
9.1 RTL综合
9.2 约束
9.3 针对FPGA的综合
9.4 行为综合
9.5 校验综合结果
习题
第10章 测试数字系统
10.1 测试的需要
10.2 故障模型
10.3 面向故障的测试原型生成
10.4 故障仿真
10.5 VHDL中的故障仿真
习题
第11章 可测试性设计
11.1 专门可测试性的改进
11.2 测试的结构化设计
11.3 内建自测试
11.4 边界扫描(IEEE1149.1)
习题
第12章 异步时序设计
12.1 异步电路
12.2 异步电路分析
12.3 异步时序电路的设计
12.4 异步状态机
12.5 建立和保持时间及亚稳性
习题
第13章 与模拟世界的接口
13.1 数字到模拟的转换
13.2 模拟到数字的转换
13.3 VHDL-AMS
13.4 锁相环
13.5 VHDL-AMS仿真器
习题
附录A VHDL 标准
附录B Verilog
附录C 共享变量包
参考文献
部分习题答案

本书是作为本科生和研究生所用的教材编写的。大多数讲述VHDL的图书以工程师作为对象,因此,并不讲述VHDL的全部特征。同样,本书所包含的有关数字系统设计方面的内容在其他典型的VHDL书中也不会涉及。