作为IC的一名设计者,应当精通电路基础结构、硬件设计语言、EDAI具、应用协议等知识。本书从工程开发角度出发,结合实际,系统介绍了这些内容,可帮助读者了解标准化设计流程,提高设计技能,跨超芯片设计的门槛。
全书共分7章。第1章介绍了IC设计流程、常用工具的使用、Verilog设计语言;第2章介绍了时序电路的设计;第3章对综合工具DC进行了说明,并分析了基本语言结构的硬件实现:第4章给出了一些常用模块的构造;第5章对存储器的结构及设计进行了说明;第6章介绍了图像视频芯片的设计;第7章介绍了CISC处理器和RISC处理器的设计。本书每章之后附有练习,便于读者检测掌握的程度。
突出应用,强调由电路结构学习设计语言、强调思维方式“硬件化”、强调标准化的设计风格,是本书*大的特色。书中的代码与脚本都经过精心挑选,具有典型性,读者可在实践中借鉴。
本书可作为IC设计培训教材,也可作为有关技术人员的参考书。

第1章 IC设计基础
1.1 系统设计流程
1.2 ASIC设计流程
1.2.1 规格定义
1.2.2 工艺选择
1.2.3 架构选择
1.2.4 电路设计
1.2.5 设计验证
1.2.6 测试
1.3 FPGA的设计
1.3.1 FPGA中逻辑实现原理
1.3.2 Altera的FPGA
1.3.3 Xilinx的FPGA
1.4 常用软件的使用
1.4.1 常用软件的分类
1.4.2 Chronology Timing Designer的使用
1.4.3 ModelSim的使用
1.4.4 NC Simulator的使用
1.4.5 FPGA Express的使用
1.4.6 Silicon Ensemble的使用
1.5 Verilog
1.5.1 Verilog语言基础
1.5.2 基本概念
1.5.3 设计仿真
1.5.4 系统任务及函数
1.5.5 其它重要的内容
1.6 练习
第2章 时序电路的设计
2.1 时序逻辑电路
2.1.1 双稳态电路
2.1.2 单稳态电路
2.1.3 无稳态电路
2.1.4 施密特触发器
2.2 时钟策略
2.2.1 全局时钟
2.2.2 门控时钟
2.2.3 行波时钟
2.2.4 时钟偏移
2.2.5 系统级的同步:锁相环
2.3 时序
2.3.1 时序图
2.3.2 建立时间/保持时间
2.3.3 静态时序分析中的概念
2.4 总线设计
2.4.1 总线宽度
2.4.2 总线时钟
2.4.3 总线仲裁
2.4.4 总线操作
2.5 练习
第3章 综合
3.1 综合(Synthesis)的概念
3.2 Design Compiler简介
3.3 综合条件的设置
3.3.1 操作环境
3.3.2 导线负载模型
3.3.3 设计约束
3.3.4 设计规则约束
3.3.5 其它
3.4 综合过程示例
3.5 综合的SDF文件
3.6 关于测试
3.7 面向综合的设计
3.7.1. 速度与面积的优化:16位桶形移位寄存器
3.7.2 Net类型与Register类型
3.7.3 if语句和Case语句的综合
3.7.4 阻塞赋值与非阻塞赋值
3.7.5 状态机的编码
3.7.6 使用流水线
3.7.7 设计中不期望的锁存器
3.7.8 对可综合设计的一些建议
3.8 基本设计单元的综合
3.9 静态时序分析
3.10 练习
第4章 基本模块的设计
4.1 差错控制编码
4.1.1 奇偶校验模块
……
第5章 存储器的结构和设计
第6章 图像与视频芯片的设计
第7章 CPU的设计
参考文献