系统芯片SoC能实现一个系统的功能,它是从整个系统的功能和性能出发,采用软硬结合的设计和验证方法,利用芯核复用及深亚微米技术,在一个芯片上实现复杂的功能。系统芯片具有速度快、集成度高、功耗低等特点。本书详细介绍了系统芯片SoC的设计与测试的关键技术和主要方法。全书共15章,内容包括:系统芯片的设计模式与流程、系统芯片的总线结构、芯核设计、软硬件协同设计、系统芯片的存储系统设计、系统芯片中模拟/混合信号的设计、系统芯片的低功耗设计、信号完整性、系统芯片的验证、系统芯片的可测性设计、测试调度与测试结构的优化设计、芯核的测试、系统芯片的物理设计、片上网络等。
本书可作为电子、通信、计算机、自动控制等学科高年级本科生和研究生的教材,也适合于从事电子信息、数字系统设计、测试和维护等相关专业的研究人员、工程技术人员学习参考。

第3章 系统芯片的总线结构
在系统芯片的设计过程中,为减少设计风险、缩短设计周期,设计者越来越多地采用IP芯核复用技术。因此,芯核互连技术,片上总线得到了迅速发展,这反过来又对芯核的设计、验证、复用以及相关标准的制订产生了影响。
在芯核互连的形式上,主要有共享总线、点对点连接、多总线等方式。
共享总线方式是通过不同地址的解码来完成不同主、从部件的互连,以及总线复用。这对多外设的电子系统而言,对地址总线提出了较高的要求,同时过于复杂的解码逻辑会增加额外的时延。如果数据主要集中在一个主处理器与一个从外设交换数据,则其他的外设在此期间需处于空闲(IDLE)状态或高阻状态。可以通过增加总线的宽度、提高总线的时钟及采用多��线方案来解决带宽和时延问题。
多总线方式也是一种较有效的方法。对多总线可以有多种实现形式,例如按不同速率对总线分段可以减少总线的竞争并且提高总线利用率;采用独立的读写总线可以进行同时的读写;采用多个并行的总线,对主、从部件间进行点对点的连接,可以实现对主、从部件的高速互连。此外,也可以采用分层总线构架、采用交换矩阵或互连网络等,来实现多个主、从部件的同时互连。
……

前言
第1章 绪论
1.1 集成电路的设计流程
1.2 系统芯片的结构
1.3 系统芯片的关键技术
1.3.1 设计复用
1.3.2 低功耗设计
1.3.3 软硬件协同设计
1.3.4 总线架构
1.3.5 可测性设计
1.3.6 设计验证
1.3.7 物理综合
第2章 系统芯片的设计模式与流程
2.1 系统芯片的系统级设计
2.2 系统芯片的设计流程
2.3 系统芯片的设计方法学
第3章 系统芯片的总线结构
3.1 AMBA总线
3.1.1 先进高性能总线
3.1.2 先进系统总线
3.1.3 先进外设总线
3.1.4 使用AMBA的系统芯片
3.2 Avalon总线
3.2.1 Avalon总线的特征
3.2.2 Avalon信号
3.2.3 Avalon的数据传输
3.3 CoreConnect总线
3.4 Wishbone总线
3.5 OCP总线
第4章 芯核设计
4.1 芯核的特征与分类
4.2 芯核的设计流程
4.3 软核与硬核的设计
4.3.1 软核的设计
4.3.2 硬核的设计
4.4 芯核技术标准
4.4.1 VSIA的IP技术标准
4.4.2 IP交付时使用的文档标准/规范
4.4.3 IP芯核可复用接口设计标准
4.4.4 IP知识产权保护
4.5 芯核的质量评估
4.6 基于芯核的系统集成
第5章 软硬件协同设计
5.1 软硬件协同设计的过程
5.1.1 软硬件协同设计的流程
5.1.2 软硬件协同设计的关键技术
5.1.3 软硬件协同设计的分类
5.2 系统级规范模型
5.3 系统级多语言建模
5.4 软硬件划分
5.4.1 软硬件划分的基本模型
5.4.2 软硬件划分算法
5.5 软硬件划分的模型精炼
5.5.1 模型精炼的特征
5.5.2 实现模型
5.5.3 精炼的过程
第6章 系统芯片的存储系统设计
6.1 DRAM和嵌入式存储器
6.1.1 DRAM存储器
6.1.2 嵌入式存储器
6.2 存储优化与管理
6.2.1 重编序与重映射
……
第7章 系统芯片中模拟/混合信号的设计
第8章 系统芯片的低功耗设计
第9章 信号完整性
第10章 系统芯片的验证
第11章 系统芯片的可测性设计
第12章 测试调度与测试结构的优化设计
第13章 芯核的测试
第14章 系统芯片的物理设计
第15章 片上网络
参考文献
附录 名词缩写表