网站购物车   | 店铺购物车  
店铺平均得分:99.12 分,再接再厉!!!【查看全部评价】
评分 40分 50分 60分 70分 80分 90分 100分
数量 18 6 10 6 23 86 3584
本店铺共有 9 笔投诉记录,投诉率 0% ,低于平均投诉率 1% 【查看详细】
投诉类型
数量
比例
无法联系卖家
1
11%
服务态度问题
1
11%
商品问题
2
22%
发货问题
3
33%
退款问题
2
22%
已解决
9
100%
店主称呼:未付款订单不保留库存   联系方式:购买咨询请联系我  15165232901    地址:山东省 青岛市 市南区 买书加微信17660908355电话不接哦
促销广告:买书加微信17660908355电话不接哦
图书分类
店铺公告
微信:17660908355 常见问题回答如下:1.是否正版?答:正版 2.图书品相?答:原则上标十成新的是库存新书,未标明的是二手书,8成新左右,由于只能上传一种品相加上库存随时处于动态变化中,介意品相的情提前说明,一律以本店最终确认为准!图书是特殊商品,不接受无理由退货等无理要求,看好再买,不同意的不要付款!二手书默认无盘,无答案附件等,有笔记划线不影响阅读,对二手书品相介意的慎拍,我们发货按付款顺序先发品相最佳的。3.可否包邮?答:正版图书微利经营,不议价不包邮。4.邮费多少?答:提交订单,系统会提示邮费,根据书的数量,距离等决定,无法笼统回答。5.可否自提?答:无法自提。6.可以发顺丰?发到付?答:不发顺丰,不发到付。7.运输方式?答:随机不指定,以实际收到为准。无法指定快递。8.付款后多久能发货?答:一般付款第二天即可安排发出【注:非发货时限承诺】9.发货后多久能收到?答:江浙沪京津冀等周边发货后一般3,4天左右到达,偏远地区无法承诺。
店铺介绍
本店库存不断更新,敬请收藏本店。因人手有限,还有大量的书暂未上传,如未找到所需图书,可联系本店订购。微信:17660908355 QQ: 2368168282 我们一直在努力做得更好,希望得到您的大力支持和配合,谢谢您再次光临!
交易帮助
第一步:选择图书放入购物车。
第二步:结算、填写收货地址。
第三步:担保付款或银行汇款。
第四步:卖家发货。
第五步:确认收货、评价。
作/译者:聂章龙 张静 出版社:机械工业出版社
Verilog HDL与CPLD/FPGA项目开发教程
出版日期:2010年09月
ISBN:9787111313656 [十位:7111313658]
页数:218      
定价:¥25.00
店铺售价:¥10.00 (为您节省:¥15.00
店铺库存:18
注:您当前是在入驻店铺购买,非有路网直接销售。
正在处理购买信息,请稍候……
我要买: * 如何购买
** 关于库存、售价、配送费等具体信息建议直接联系店主咨询。
联系店主:购买咨询请联系我  15165232901
本店已缴纳保证金,请放心购买!【如何赔付?】
《Verilog HDL与CPLD/FPGA项目开发教程》新旧程度及相关说明:
全部正版,拍下付款即可,缺货会通知,不议价,不包邮,无法指定快递,谢谢亲的理解和支持,祝亲购书愉快!
店主推荐图书:
买家对店铺的满意度评价:查看更多>>
评分
评价内容
评论人
订单图书
《Verilog HDL与CPLD/FPGA项目开发教程》内容提要:
本书以Altera公司的MAXⅡ系列EPM1270T144C5N为蓝本阐述了基于CPLD/FPGA的数字系统设计方法,**放在工程实践能力和Verilog HDL硬件描述语言的编程开发能力方面。本书按照基于工作过程的以“项目”为载体的教学模式的思路进行编写,“项目”的选取以直观、生动、有趣、实用为原则,并遵循由易到难、由简单到综合的学习规律。全书共3章,第1章主要介绍CPLD/FPGA项目开发入门,包括CPLD/FPGA开发系统概述、QuartusⅡ开发环境的使用、Verilog HDL硬件描述语言编程基础:第2章以13个单元项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计(如键盘、数码管、液晶、点阵屏、音乐等外围接U的驱动):第3章以电子时钟、交通信号灯控制、串行通信、数字式竞赛抢答器4个综合项目为载体,介绍用Verilog HDL硬件描述语言进行综合项目开发的一般步骤,使读者在实践中锻炼编程、调试和创新能力,形成良好的编程风格。附录中给出了数字系统设计中的常见问题解析。
本书可作为高职高专电子工:程、计算机、微电子、自动控制等相关专业电子设计自动化(Electr
《Verilog HDL与CPLD/FPGA项目开发教程》图书目录:
出版说明
前言
第1章 CPLD/FPGA项目开发入门
1.1 CPLD/FPGA开发系统概述
1.2 CPLD/FPGA器件识别
1.3 CCIT CPLD/FPGA实验仪使用
1.4 QuartusⅡ开发环境应用
1.5 Vedlog HDL语言基础应用
1.6 Vehlog HDL语言实例设计
1.7 习题
第2章 基于CPLD/FPGA的单元项目开发
2.1 项目1 设计基本逻辑门电路
2.2 项目2 设计译码器
2.3 项目3 编码器和数据选择器设计
2.4 项目4 触发器设计
2.5 项目5 全加器设计
2.6 项目6 计数器设计
2.7 项目7 乘法器设计
2.8 项目8 除法器设计
2.9 项目9 键盘LED发光二极管应用设计
2.10 项目10 静、动态LED发光二极管显示
2.11 项目11 点阵LED显示屏及其汉字显示
2.12 项目12 蜂鸣器应用设计
2.13 项目13 LCD液晶显示系统设计
2.14 习题
第3章 基于CPLD/FPGA的综合项目开发
3.1 项目1 基于Verilog HDL的数字时钟设计与实现
3.2 项目2 基于Verilog HDL的交通信号灯模拟控制设计
3.3 项目3 UART异步串行通信设计
3.4 项目4 基于Verilog HDL的四路数字式竞赛抢答器设计
3.5 习题
附录
附录A Verilog HDL关键字
附录B QuartusⅡ 7.2支持的Verilog HDL数据类型和语句
附录C 基于Verilog HDL的CPLD/FPGA设计常见问题解析
附录D **语言的串行通信编程
参考文献