本书在数字电路基本实验中,安排了TTL集成逻辑门的功能与参数测试,组合逻辑电路的设计与测试,数据选择器及其应用、译码器及其应用、触发器及其应用、计数器及其应用、移位寄存器及其应用、555时基电路及其应用、D/A与A/D转换器和随机存取存储器及其应用等10个实验内容。在VHDL及可编程逻辑器件实验中,介绍了VHDL设计平台使用方法,组合逻辑电路、时序逻辑电路的VHDL文本输入设计法和原理图输入设计法实验,还安排了数字频率计、多功能秒表和电子抢答器等综合实验内容。

第1部分 数字电路基本实验
1.0 数字电路实验基本知识
1.1 【实验1】TTL集成逻辑门的功能与参数测试
1.2 【实验2】组合逻辑电路的设计与测试
1.3 【实验3】数据选择器及其应用
1.4 【实验4】译码器及其应用
1.5 【实验5】触发器及其应用
1.6 【实验6】计数器及其应用
1.7 【实验7】移位寄存器及其应用
1.8 【实验8】555时基电路及其应用
1.9 【实验9】D/A、A/D转换器
1.10 【实验10】随机存取存储器及其应用
第2部分 VHDL及可编程逻辑件实验
2.0 MAX+plusⅡ的安装方法和使用方法
2.1【实验1】半加器设计
2.2【实验2】1位全加器设计
2.3【实验3】4选1数据选择器的设计
2.4【实验4】触发器设计
2.5【实验5】8位加法器设计
2.6【实验6】��数器设计
2.7【实验7】移位寄存器设计
2.8【实验8】有时钟使能在2位十进制计数器设计
2.9【实验9】2位十进制频率计原理图输入设计
2.10【实验10】数控分频器的设计
2.11【实验11】4位十进制频率计设计
2.12【实验12】秒表设计
2.13【实验13】计时电路设计
2.14【实验14】电子抢答器设计
附录A TH-SZ型数字系统实验台使用说明
附录B 常用数字集成电路引脚排列图
附录C GW48EDA系统使用说明
主要参考文献

《现代数字逻辑电路》教程是基于超高速集成电路硬件描述语言(VHDL Very-high-Speed Integrated Circuit Hardware Language)编写的。VHDL作为IEEE标准的硬件描述语言和EDA的重要组成部分,经过十几年的发展、应用和完善,以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段,在电子设计领域受到了普遍的认同和广泛的接受,成为现代EDA领域的**硬件设计语言。