3.4.6 版图验证
版图验证指的是利用专门的软件工具,对版图进行几个项目的验证,主要包括版图设计是否符合设计规则、版图和电路图是否一致、版图中是否存在多余器件以及版图是否存在断路、短路或悬空节点等。版图验证是版图设计中必不可少的一个环节,只有经过版图验证检查的版图才可以被送到芯片厂商去加工制作。
集成电路版图验证主要包括5项内容。
(1)设计规则检查(Design Rule Check,DRC)。设计规则是集成电路版图版图各种几何图形尺寸的规范,DRC就是按照某个工艺的设计规则检查版图中的图形是否满足*小宽度、*小间距、*小包围和*小延伸等要求。DRC可以确保设计的版图没有违反设计规则,能够被集成电路工艺所制作。DRC非常重要,已经成为版图验证必做的项目。
(2)电学规则检查(Electric Rule Check,ERC)。ERC主要检查版图是否存在短路、断路和悬空节点等错误,以及错误的注入类型、错误的衬底偏置和错误的电源(地)等。ERC一般在进行DRC时同时完成,并不需要单独运行。
(3)电路图一版图一致性检查(Layout Versus Schematic,LVS)。LVS是把设计的电路图和版图进行对比,要求二者达到一致(匹配)。LVS通常在DRC检查无误后进行,它是版图验证另一个必做的项目。
(4)版图寄生参数提取(Layout Parasitic Extraction,LPE)。LPE是根据版图的具体尺寸来计算和提取节点的寄生电容等参数。虽然LPE不是版图验证必做的项目,但是在某些集成电路设计中,为了更**地分析版图的性能,可以进行LPE,并在此基础上对设计的电路重新进行仿真。
(5)寄生电阻提取(Parasitic Resistance Extraction,PRE)。PRE专门提取版图中的寄生电阻,是LPE的补充。PRE和LPE相互配合,能在版图上提取完整的寄生参数,从而更加**地反映版图的性能。
用Virtuoso Layout Editor编辑生成的版图是否符合设计规则和电学规则,其功能是否正确,必须通过版图验证系统来验证。Cadence提供的版图验证系统有Dracula和Diva。两者的主要区别为Diva是在线验证工具,嵌入在Cadence的主体框架之中,可直接点击版图编辑大师上的菜单来启动,使用较方便,但功能较Dracula稍有逊色;Dracula为独立的版图验证系统,可以进行DRC、ERC、LVS、LPE和PRE,其运算速度快,功能强大,能验证和提取较大的电路,已经成为事实上的标准,本书中的版图验证(DRC和LVS)都是利用Dracula工具完成的。
……