本书全面且深入地讲授了现代大规模集成电路（VLSI）中主流的半导体器件（CMOS器件、BJT器件等）的基本原理、高等器件物理、器件性能评估、器件设计与应用、器件缩比等一系列问题。该书在高等器件物理与实际的器件设计及其电路应用之间搭建了一座桥梁，不仅具有教科书的作用，还具有重要的应用价值。

第 1 章 引言 1.1 VLSI 器件技术的发展史 1.1.1 历史回顾 1.1.2 *新进展 1.2 现代 VLSI 器件 1.2.1 现代 CMOS 晶体管 1.2.2 现代双极晶体管 1.3 本书内容简介 第 2 章 基本器件物理 2.1 硅中的电子和空穴 2.1.1 硅的能带 2.1.2 n 型硅和 p 型硅 2.1.3 硅中的载流子输运 2.1.4 VLSI 器件工作中的几个基本方程 2.2 p-n 结 2.2.1 p-n 二极管的能带图 2.2.2 突变结 2.2.3 二极管方程 2.2.4 I-V 特性 2.2.5 时间依赖性和开关特性 2.2.6 扩散电容 2.3 MOS 电容 2.3.1 表面势：积累、耗尽与反型 2.3.2 硅中的静电势和电荷分布 2.3.3 MOS 电容的定义和特性 2.3.4 多晶硅栅功函数和耗尽效应 2.3.5 非平衡状态下的 MOS 电容和栅控二极管 2.3.6 二氧化硅层和硅—氧化层界面电荷 2.3.7 氧化层电荷和界面陷阱对器件特性的影响 2.4 金属—硅接触 2.4.1 肖特基势垒二极管的静态特性 2.4.2 肖特基势垒二极管的电流输运 2.4.3 肖特基势垒二极管的 I-V 特性 2.4.4 欧姆接触 2.5 高场效应 2.5.1 碰撞电离和雪崩击穿 2.5.2 带带隧穿 2.5.3 ���过 SiO2的隧穿 2.5.4 热载流子由 Si 注入 SiO2 2.5.5 栅控二极管中的高场效应 2.5.6 介质击穿 习题 第 3 章 MOSFET 器件 3.1 长沟道 MOSFET 3.1.1 漏电流模型 3.1.2 MOSFET 的 I-V 特性 3.1.3 亚阈特性 3.1.4 衬底偏压和温度对阈值电压的影响 3.1.5 MOSFET 沟道迁移率 3.1.6 MOSFET 电容和反型层电容效应 3.2 短沟道 MOSFET 3.2.1 短沟道效应 3.2.2 速度饱和和高场输运 3.2.3 沟道长度调制 3.2.4 源—漏串联电阻 3.2.5 MOSFET 退化和高电场下的击穿 习题 第 4 章 CMOS 器件设计 4.1 MOSFET 的按比例缩小 4.1.1 恒定电场按比例缩小 4.1.2 一般化按比例缩小 4.1.3 不可缩小效应（Nonscaling Effect） 4.2 阈值电压 4.2.1 阈值电压的要求 4.2.2 沟道掺杂分布设计 4.2.3 非均匀掺杂 4.2.4 量子效应对阈值电压的影响 4.2.5 离散杂质对阈值电压的影响 4.3 沟道长度 4.3.1 沟道长度的不同定义 4.3.2 有效沟道长度的提取方法 4.3.3 有效沟道长度的物理意义 习题 第 5 章 CMOS 性能因子 5.1 CMOS 电路基本模块 5.1.1 CMOS 反相器 5.1.2 CMOS 的“与非门”和“或非门” 5.1.3 反相器和 NAND 结构的版图 5.2 寄生元件 5.2.1 源—漏电阻 5.2.2 寄生电容 5.2.3 栅电阻 5.2.4 互连线电容和电阻 5.3 器件参数对 CMOS 延迟的影响 5.3.1 传播延迟和延迟的表达式 5.3.2 沟宽、沟长和栅氧化层厚度对 CMOS 延迟的影响 5.3.3 电源电压和阈值电压对 CMOS 延迟的影响 5.3.4 寄生电阻和电容对 CMOS 延迟的影响 5.3.5 二输入 NAND 结构电路的延迟和体效应 5.4 其他 CMOS 器件的性能因子 5.4.1 射频电路中的 MOSFET 5.4.2 器件输运特性对 CMOS 性能的影响 5.4.3 低温 CMOS 器件 习题 第 6 章 双极器件 6.1 n-p-n 双极晶体管 6.1.1 双极晶体管的基本工作原理 6.1.2 修正简单的二极管理论来描述双极晶体管 6.2 理想的 I-V 特性 6.2.1 集电极电流 6.2.2 基极电流 6.2.3 电流增益 6.2.4 理想的 IC-VCE特性 6.3 典型 n-p-n 双极晶体管的特性 6.3.1 发射区和基区串联电阻效应 6.3.2 基区—集电区电压对集电极电流的影响 6.3.3 大电流下的集电极电流下降 6.3.4 小电流下的非理想基极电流 6.4 双极器件的等效电路模型和时变分析 6.4.1 基本直流模型 6.4.2 基本交流模型 6.4.3 小信号等效电路模型 6.4.4 发射区扩散电容 6.4.5 电荷控制分析 6.5 击穿电压 6.5.1 存在基区—集电区结雪崩倍增效应时的共基极电流增益 6.5.2 晶体管中的饱和电流 6.5.3 BVCEO和 BVCBO的关系 习题 第 7 章 双极器件设计 7.1 发射区的设计 7.1.1 扩散或注入加扩散的发射区 7.1.2 多晶硅发射区 7.2 基区的设计 7.2.1 基区方块电阻率与集电极电流密度之间的关系 7.2.2 内基区掺杂分布 7.2.3 准中性内基区中的电场 7.2.4 基区渡越时间 7.3 集电区的设计 7.3.1 基区展宽效应可忽略时的集电区设计 7.3.2 基区展宽效应十分显著时的集电区设计 7.4 SiGe 基双极晶体管 7.4.1 具有简单线性梯度渐变带隙的晶体管 7.4.2 发射区中存在锗时的基极电流 7.4.3 基区具有梯形锗分布的晶体管 7.4.4 包含常数基区锗分布的晶体管 7.4.5 发射区深度对器件特性的影响 7.4.6 一些*优的锗分布 7.4.7 通过 VBE来调制基区宽度 7.4.8 反向工作模式的 I-V 特性 7.4.9 SiGe 基双极晶体管的异质结特性 7.5 现代双极晶体管结构 7.5.1 深沟槽隔离 7.5.2 多晶硅发射区 7.5.3 自对准多晶硅基极接触 7.5.4 基底集电区 7.5.5 SiGe 基极 习题 第 8 章 双极器件性能因子 8.1 双极晶体管的品质因数 8.1.1 截止频率 8.1.2 *大振荡频率 8.1.3 环形振荡器和门延迟 8.2 数字双极电路 8.2.1 逻辑门中的延迟分量 8.2.2 数字电路中的器件结构和版图 8.3 数字电路中双极器件的优化 8.3.1 数字电路的设计点 8.3.2 基区展宽效应显著时的器件优化 8.3.3 基区展宽效应可忽略时的器件优化 8.3.4 减小功率—延迟积的器件优化 8.3.5 从一些数据分析得出的双极器件优化 8.4 ECL 电路中双极器件的尺寸缩小 8.4.1 器件尺寸缩小的规则 8.4.2 ECL 电路中双极晶体管尺寸缩小的限制 8.5 射频（RF）和模拟电路中双极器件的优化和尺寸缩小 8.5.1 单晶体管放大器 8.5.2 各项参数的优化 8.5.3 RF 和模拟双极器件技术 8.5.4 RF 和模拟电路应用中双极晶体管尺寸缩小的限制 8.6 SiGe 基双极晶体管和 GaAs HBT 的比较 习题 第 9 章 存储器 9.1 CMOS 静态随机存储器（CMOS SRAM） 9.1.1 CMOS SRAM 单元 9.1.2 其他双稳态 MOSFET 静态随机存储单元 9.1.3 双极静态随机存储单元 9.2 动态随机存储器（DRAM） 9.2.1 基本 DRAM 单元及其操作 9.2.2 DRAM 单元的器件设计和尺寸缩小问题 9.3 非易失性存储器 9.3.1 MOSFET 非易失性存储器 9.3.2 闪存阵列 9.3.3 浮栅非易失性存储器 9.3.4 电荷存储在栅绝缘体中的非易失性存储器 习题 第 10 章 SOI 器件 10.1 SOI CMOS 10.1.1 部分耗尽型 SOI MOSFET 10.1.2 全耗尽型 SOI