本书在介绍现代数字系统设计方法思想的基础上,讲解了常用的Verilog HDL语法,剖析了数字系统设计方法的核心。

**篇绪论.总结思考题第二篇基础部分**章Verilog的基本知识1.1硬件描述语言1.2VerilogHDL的历史1.3VerilogHDL和VHDL的比较1.4Verilog的应用情况和适用的设计1.5采用VerilogHDL设计复杂数字电路的优点1.6采用硬件描述语言的设计流程简介本章小结思考题第二章Verilog语法的基本概念2.1Verilog模块的基本概念2.2Verilog用于模块的测试本章小结思考题第三章模块的结构.数据类型和变量.基本的运算符号3.1模块的结构3.2数据类型及其常量与变量3.3运算符及表达式本章小结思考题第四章运算符.赋值语句与结构说明语句4.1逻辑运算符4.2关系运算符4.3等式运算符4.4移位运算符4.5位拼接运算符4.6缩减运算符4.7优先级别4.8关键词4.9赋值语句和块语句第五章条件语句.循环语句.块语句与生成语句5.1条件语句(if/else语句)5.2case语句5.3条件语句的语法5.4多路分支语句5.5循环语句5.6顺���块和并行块5.7生成块5.8举例本章小结思考题第六章结构语句.系统任务.函数语句和显示系统任务6.1结构语句6.2常用的系统任务6.3其他系统函数和任务本章小结思考题第七章调**系统任务和常用编译预处理语句7.1系统任务$monitor7.2时间度量系统函数$time7.3系统任务$finish7.4系统任务$stop7.5系统任务$readmemb和$readmemh7.6系统任务$random7.7编译预处理本章小结思考题第八章语法概念练习本章小结第三篇设计和验证部分第九章VerilogHDL模型的不同抽象级别..9.1门级结构描述9.2VerilogHDL的行为描述建模9.3用户定义的原语本章小结思考题第十章编写和验证简单的纯组合逻辑模块10.1加法器10.2乘法器10.3比较器10.4多路选择器10.5总线和总线操作10.6流水线本章小结思考题第十一章复杂数字系统的构成11.1运算部件和数据流动的控制逻辑11.2数据在寄存器中的暂时保存11.3数据流动的控制11.4同步时序逻辑在VerilogHDL设计中的应用11.5数据接口的同步方法本章小结思考题第十二章同步状态机的原理.结构和设计12.1状态机的结构12.2Mealy状态机和Moore状态机的区别12.3用Verilog来描述可综合的状态机本章小结思考题第十三章设计可综合状态机的指导原则13.1用VerilogHDL语言设计可综合状态机的指导原则13.2典型的状态机实例13.3综合的一般原则13.4语言指导原则13.5可综合风格的VerilogHDL模块实例13.6状态机的置位与复位本章小结思考题第十四章深入理解阻塞和非阻塞赋值14.1阻塞和非阻塞赋值的区别14.2Verilog模块编程要点14.3Verilog的层次化事件队列14.4自触发always块14.5移位寄存器模型14.6阻塞赋值及一些简单的例子14.7线性反馈移位寄存器建模14.8组合逻辑建模14.9时序和组合的混合逻辑14.10其他将阻塞和非阻塞混合使用的原则14.11对同一变量进行多次赋值14.12常见的对于非阻塞赋值的误解本章小结思考题第十五章较复杂时序逻辑电路设计实践15.1一个简单的状态机设计——序列检测器15.2并行数据流转换为一种特殊串行数据流模块的设计本章小结思考题第十六章复杂时序逻辑电路设计实践16.1二线制I2CCMOS串行EEPROM16.2I2C总线特征介绍16.3二线制I2CCMOS串行EEPROM读写操作16.4EEPROM的VerilogHDL程序本章小结思考题第十七章简化的RISCCPU设计17.1课题的来由和设计环境介绍17.2CPU17.3RISCCPU结构17.4RISCCPU的操作和时序17.5RISCCPU的寻址方式和指令系统17.6RISCCPU模块的调试本章小结思考题第十八章虚拟器件.虚拟接口模型.基于平台的设计方法及其在大型数字系统设计中的应用18.1软核和硬核.宏单元.虚拟器件.虚拟接口模型和基于平台的设计方法18.2虚拟器件和虚拟接口模块的供应商18.3虚拟模块的设计18.4虚拟接口模型的实例本章小结思考题参考文献...

本书在《从算法设计到硬件逻辑的实现----复杂数字逻辑系统的Verilog HDL设计技术和方法》(2001高教版)基础上,做了许多修改,补充了一些常用的Verilog 2001标准的新内容,添加了一些由浅入深的常用设计示例,再逐步过渡到工程设计范例的讲解。为了使不同层次的读者都有所收获,教材上册的前八章可以作为本科生的入门教材,从第九章到十八章可以作为本科高年级或研究生学习数字系统设计的参考,也可以作为有数字电路基础知识的年轻工程师们的自学教材。每章讲课或者阅读大约需要用两小时。每章后都有总结和思考题帮助同学们复习课堂讲述的内容。本书同时配有光盘和Verilog HDL语法手册及实验练习配套用书。光盘内有用Power Point编写的教案,供老师和同学参考,还有许多已经录入的练习示范题,可供同学直接模仿、修改和参考,以便更快地掌握Verilog设计方法。本书内容丰富翔实,紧跟数字设计技术的*新发展,可以作为计算机、电子技术及相关专业的教材,也可供工程技术和科研人员参考使用。